Citi) CXMT의 4F2 DRAM 가능성: 기술적 실현 가능성과 시장 영향

씨티의 견해
CXMT는 자사의 4F2 DRAM 아키텍처를 적용한 신세대 DDR5 RDIMM 제품을 출시할 계획이라고 발표했으며, 이는 6F2 대비 순다이(net die) 수를 약 30% 늘릴 수 있습니다. 그러나 CXMT는 레거시 노드인 1y-nm에서 4F2를 개발하고 있고 2028년 이전 양산 가능성은 낮습니다. 이를 감안할 때 저희는 이것이 글로벌 DRAM 공급에 미칠 잠재적 영향에 대한 최근의 시장 우려가 과도하다고 봅니다. 또한 멀티 웨이퍼 방식(약 2~3장의 웨이퍼)을 채택할 가능성이 있고 EUV 없이 추가적인 노드 미세화를 진행하기 어렵기 때문에, 제조 비용이 약 10~20% 더 높아질 수 있다고 판단합니다. 따라서 저희는 글로벌 DRAM 공급에 대한 영향이 제한적인 수준에 머물 것으로 예상합니다.

CXMT, 4F2 DRAM 아키텍처 도입 계획 — 시나 파이낸스(10월 11일)에 따르면, CXMT는 2026년 말까지 4F2 DRAM 아키텍처와 하이브리드 본딩 기술을 적용한 신세대 DDR5 RDIMM 제품을 출시할 계획이라고 발표했습니다([기사](https://finance.sina.com.cn/wm/2026-10-11/doc-iniuvhuq0566153.shtml) 참조). CXMT의 독자적인 VSG(Vertical Surrounding Gate) 트랜지스터는 채널 구조를 수평에서 수직으로 바꿔 이러한 전환을 가능하게 하도록 설계되었습니다. 이를 통해 셀 크기가 축소되더라도 게이트 제어력을 개선하고 누설 전류를 줄일 수 있습니다. CXMT는 기술적 진전을 강조했지만, 신제품의 상용화 시점, 제품 수율, 양산 일정은 공개하지 않았습니다.

4F2 DRAM 아키텍처란? — 4F2 아키텍처는 차세대 DRAM 기술로 널리 인식되고 있습니다. 현재 업계 표준 셀 아키텍처는 6F2이며, 각 메모리 셀이 최소 선폭(minimum feature size) 제곱의 6배에 해당하는 면적을 차지합니다. 4F2는 메모리 셀 면적을 6F2에서 4F2로 줄여, 6F2 대비 메모리 밀도를 약 30% 높일 수 있습니다.

시사점 — 저희는 CXMT의 4F2 아키텍처 계획으로 촉발된 글로벌 DRAM 공급에 대한 최근 시장 우려가 과도하다고 봅니다. 회사가 해당 기술을 레거시 노드인 1y-nm를 기반으로 개발하고 있으며, 이 노드는 여전히 선두 DRAM 공급업체보다 4세대 뒤처져 있기 때문입니다. CXMT는 첨단 EUV 장비에 대한 접근이 제한적일 가능성이 높습니다. 이는 중국에 대한 EUV 노광 장비 수출 규제에 근거한 판단이며, 별도로 [로이터](https://www.reuters.com/world/china/us-tells-asml-it-is-concerned-china-may-have-top-chip-tool-bloomberg-news-2026-06-19/)(2026년 6월 19일)에 따르면 ASML은 중국에 EUV 장비를 한 번도 출하한 적이 없다고 밝혔습니다. 이를 고려하면 회사가 4F2를 구현하기 위한 한 가지 선택지는 멀티 웨이퍼 방식(약 2~3장의 웨이퍼)을 추진하는 것일 수 있습니다. 또한 해당 기술은 여전히 개발 단계에 머물러 있는 것으로 보이며, 2028년 이전 양산 가능성은 낮습니다. 한편 저희는 삼성과 하이닉스가 EUV를 활용해 보다 첨단 노드인 1d-nm 또는 0a-nm에서 4F2를 채택할 것으로 예상합니다. 4F2가 순다이 수를 약 30% 늘릴 수는 있지만, 제조 비용 역시 약 10~20% 더 높아질 수 있으며 추가적인 미세화에는 EUV가 필요할 가능성이 높다고 판단합니다. 따라서 저희는 CXMT의 4F2 개발이 글로벌 DRAM 공급에 미치는 영향이 제한적일 것으로 예상합니다.